原子级氟掺杂助力IGZO晶体管可靠性突破 —— VLSI 2024上的关键成果解读

（原标题：原子级氟掺杂助力IGZO晶体管可靠性突破 —— VLSI 2024上的关键成果解读）

公众号记得加星标，第一时间看推送不会错过。

摘要

本文介绍了VLSI Symposium 2025上发布的一项关键技术突破，通过原子级氟掺杂提升IGZO晶体管在高温下的可靠性，实现395K、4MV/cm下ΔVTH小于44mV的性能，刷新氧化物晶体管的国际纪录，该突破对IGZO晶体管在DRAM、存算一体、3D集成等应用场景，具有重要技术价值。

随着三维异质集成与先进逻辑技术的发展，如何提升氧化物薄膜晶体管的可靠性，成为实现CMOS后端兼容电子器件的关键挑战。在本届 VLSI Symposium 2025 上，新加坡国立大学Aaron Thean教授联合龚萧课题组展示了一项具有里程碑意义的工作 —— 首次通过原子级氟掺杂调控氢迁移机制，成功实现了在高温（395 K）下正偏压不稳定性（PBTI）|ΔVTH|小于44 mV的IGZO晶体管，刷新了氧化物晶体管的国际记录。

1

行业痛点与突破意义

氧化物薄膜晶体管，特别是铟镓锌氧（IGZO）薄膜晶体管，因其具备高迁移率、低漏电流、宽带隙和低温可制造性，已在高端显示面板中得到广泛应用，并正在加速扩展至新一代存算集成系统与三维异质集成芯片等前沿领域。近年来，IGZO晶体管的应用热点包括：

新型DRAM技术：IGZO因其高开态电流、极低的关态泄漏电流，被认为是实现无电容DRAM（1T-DRAM）的理想沟道材料，已进入国际研究机构（如IMEC）的研发路线图；

逻辑-内存融合架构：在“存算一体”架构中，IGZO晶体管常被用于外围访问晶体管（selector）或混合增益单元（2T0C1R），实现对忆阻器的精准驱动控制；

三维单片集成：IGZO具备低温 (<400 °C) 可加工性，使其成为实现后CMOS逻辑层叠构建的关键器件选项之一；

类脑计算/神经网络加速器：IGZO与非易失性器件（如RRAM）集成后，适用于类突触行为建模与模拟计算，在硬件AI芯片中表现出优异的功耗与密度优势。

然而，尽管IGZO晶体管展现出令人瞩目的多功能性，其核心挑战之一依旧难以回避——在高温工作环境下的PBTI可靠性下降。PBTI是一种门极偏压应力作用下的阈值电压漂移现象，尤其在长时间偏压+高温（>350 K）环境下显著加剧。这种效应通常源于载流子诱导陷阱、电荷注入及氢原子的迁移反应，会严重影响电路的一致性、可靠性及长期工作稳定性。

在本项研究中，团队首次通过原子级氟掺杂机制调控氢迁移行为，系统解决了这一瓶颈问题，实现了国际主流会议报道中领先的高温PBTI性能，为IGZO在更复杂、更严苛的系统集成中打开了可靠性新空间。

2

核心创新

2.1

ITO-IGZO异质结的缺陷自补偿机制

新加坡国立大学团队在前期开创性研究（Hooda et al. VLSI 2023）中取得重要发现：通过在介电层与IGZO沟道之间插入1-2nm超薄ITO层构建异质结结构，可实现独特的缺陷自补偿效应。该机制主要通过以下三个方面显著改善器件性能：

首先，在氧空位抑制方面，XPS分析表明ITO层的引入使O1s能谱中氧空位(VO)特征峰强度降低了63%，有效减少了电子陷阱密度。其次，在界面特性优化上，异质结结构将亚阈值摆幅(SS)从120 mV/dec显著改善至88 mV/dec，证明界面态得到有效钝化。更重要的是，霍尔效应测试揭示出ITO厚度与载流子浓度的线性关联性 - 每增加1nm ITO厚度，载流子浓度可提升2.1×1019 cm-3，实现了载流子浓度的精确调控。这项奠基性工作为本研究提供了关键理论基础和技术路径。特别值得注意的是，由于正偏压温度不稳定性（PBTI）主要源于电子陷阱和氢离子迁移的共同作用，而ITO异质结结构能够有效抑制电子陷阱效应，这使得研究人员可以更准确地分离和表征氢离子迁移对器件可靠性的影响，为后续深入研究氢效应机制创造了理想的研究条件。

2.2

高能氟离子实现深层F离子浓度调控

图1a-b展示了ITO增强型IGZO FET的关键制备流程与三维结构示意图。作为本研究最核心的步骤，氟等离子体处理直接在PECVD系统中进行，采用CF4基气体在200℃条件下对FET器件实施处理。通过调控三种氟等离子体功率（200、250和300 W），实现了整个沟道层内不同浓度与深度的氟掺杂。

图1. (a) 关键工艺制备流程；(b) ITO增强型IGZO FET结构及氟等离子体处理示意图

图2展示了氟掺杂浓度与深度分布的关键特性。图2a揭示了通过调节等离子体功率（200-300W）可实现沟道层中氟浓度的精确调控，其掺杂浓度从4.69%增至5.45%，并在300W时达到饱和。XPS分析证实氟原子同时与金属（F-M）和氧空位（F-VO）形成化学键合。深度剖析研究表明，高功率等离子体处理使氟元素在沟道纵深方向均匀分布，这证实了深掺杂效应而非文献报道的浅掺杂特性。IGZO/ITO体系的O1s XPS谱（图3）显示，异质结的缺陷补偿效应使氧空位浓度显著降低。氟处理后，氧空位被进一步抑制，金属-氧键比例提升。但需注意的是，当功率超过300W时，过量氟掺杂反而会引入新的氧空位缺陷。氟等离子体处理前后IGZO薄膜表面粗糙度保持稳定（RMS<0.5nm），表明该工艺具有良好的界面兼容性。

图2. IGZO/ITO中氟元素掺杂的深度分布特性。(a) 不同氟等离子体功率处理后的F1s峰：通过分峰拟合可解析出两个特征峰，分别对应氟与氧空位(VO)的键合态和氟与金属的键合态。(b) IGZO/ITO:F样品（250W处理）的F1s峰深度分布。(c) 不同氟处理功率下IGZO/ITO中氟元素浓度的深度分布。

图3. IGZO/ITO中氧元素化学特性。IGZO/ITO异质结和经250W氟等离子体处理的IGZO/ITO:F异质结的O1s XPS谱对比分析。

3

性能突破与产业价值

PBTI测试结果如图4所示。在300 K温度下[图4a,d]，ITO增强型IGZO FET表现出可忽略的电子俘获效应（ΔVTH = 32 mV），这归因于缺陷补偿机制，与该团队先前的研究结果一致[Hooda et al. VLSI 2023]。然而当温度升至355 K以上时，未掺氟IGZO FET在100秒应力时间后的|ΔVTH|显著增加，表明严重的氢效应影响。采用200 W功率的氟掺杂可略微改善IGZO FET的可靠性[图4e]。值得注意的是，经250 W处理的IGZO FET展现出显著增强的可靠性[图4c,f]，在室温和高温下均呈现超低ΔVTH值，在4 MV/cm高电场强度和395 K高温条件下，1 ks应力时间后获得创纪录的43.7 mV最低|ΔVTH|值。这一差异突出表明，氟掺杂功率（进而决定氟掺杂浓度）对于抑制高温氢迁移起着关键作用。

图4. 不同温度下ITO/IGZO晶体管电学特性。(a) IGZO与(b) 氟掺杂IGZO (IGZO:F) FET的ID-VG特性曲线（300-395 K温区测试）。(c) 在355 K温度、2 V栅压应力下持续5 ks后的PBTI测试结果，显示ΔVTH仅-15 mV。(d-f) 不同温度（300-395 K）下ΔVTH随应力时间的变化曲线（测试条件：氧化层电场强度EOX=4 MV/cm）。

图5总结了PBTI测试结果。显然，氟掺杂显著提高了IGZO在高温（最高测试温度395 K）下的可靠性。此外，阈值电压漂移(ΔVTH)表现出对氟等离子体功率的强依赖性，其中250 W被确定为最佳掺杂功率。相较于ITO/IGZO晶体管，经250W功率处理的IGZO:F FET其阈值电压变化显著降低86%。然而，过量的氟掺杂会对IGZO FET产生不利影响，可能在介电层界面引入电子陷阱。氟掺杂带来的可靠性提升主要归因于两个因素：(1) ITO-IGZO双层沟道中的氧空位补偿效应；(2) 氟原子掺入对氢迁移的抑制作用。

图5. ITO/IGZO的PBTI性能。在不同测试温度下，不同等离子体功率处理的IGZO与IGZO:F FET的阈值电压漂移(ΔVTH)对比。

图6展示了ITO/IGZO:F晶体管器件与其它已报道的氧化物半导体晶体管（OS-FET）在室温和高温下的PBTI特性对比。值得注意的是， ITO增强型IGZO:F FET在室温和高温(395 K)条件下，均展现出各类OS-FET中最优异的PBTI性能之一。在4MV/cm场强下，该技术实现375K时ΔVth=9 mV、395K时43.7 mV的国际领先纪录，其低温工艺特性特别适合三维单片集成。

图6. 氧化物半导体场效应晶体管(OS-FET)在不同测试温度下的阈值电压漂移绝对值(|ΔVTH|)性能对比。左图为常温下的性能对比，右图为高温下的性能对比。本研究中采用双层ITO增强型IGZO FET并结合氟掺杂技术，在375K下实现了9mV、395K下实现了43.7mV的创纪录低|ΔVTH|值。

4

核心机制解析

研究团队发现，氟原子通过协同效应抑制PBTI：(1) 填补氧空位减少电荷陷阱；(2) 与金属形成稳定键合；(3) 第一性原理计算表明，氟原子的引入将氢迁移能垒从0.34 eV显著提升至3.5 eV，阻断其在通道内的漂移路径，从根源上改善PBTI性能；这也是首次从原子尺度揭示了F离子掺杂对H离子迁移的抑制机理。另外，与ITO界面协同设计进一步提高了载流子迁移率，屏蔽了高κ介质的等离子体损伤。

图5. 氢扩散路径与能垒分析。从左至右分别是本征IGZO、单个氟原子掺杂及双氟原子掺杂IGZO中的氢扩散路径（黄色虚线标示）及扩散能垒演变。

团队与展望

本工作由新加坡国立大学Aaron Thean教授与龚萧教授团队主导，联合A*STAR高性能计算研究所张永伟教授和余智根教授完成。唐保山博士&谌宣锜开发的原子级可控氟掺杂工艺为核心创新点。该技术突破将显著推动IGZO晶体管在DRAM、存内计算和3D集成等高性能存储与计算芯片领域的产业化应用进程。

文章链接：

https://ieeexplore.ieee.org/abstract/document/11075017

文章题目：

First Demonstration of Fluorine-Treated IGZO FETs with Record-Low Positive Bias Temperature Instability (|ΔVTH|<44mV) at an Elevated Temperature (395 K)

作者简介

Aaron V.-Y Thean 教授

Aaron Voon-Yew Thean 是新加坡国立大学教务长/副校长，电气与计算机工程系教授，美国国家发明家学院院士，同时担任比利时IMEC的咨询研究员。2016年加入NUS之前，他曾在IMEC担任副总裁，领导先进半导体器件技术研发。Aaron Voon-Yew Thean教授在高端晶体管、低功耗CMOS、FinFET等领域有广泛研究，并拥有超过50项美国专利。他获得了多个奖项，包括2014年复合半导体行业创新奖和2013年三星电子最佳合作奖。

龚萧 教授

龚萧教授现任新加坡国立大学（NUS）电气与计算机工程系副教授。他于新加坡国立大学获得博士学位，并于2014年作为访问科学家赴麻省理工学院（MIT）开展研究。他的研究方向涵盖：面向存内计算的新型存储器与先进晶体管、单片三维集成技术、光电集成芯片及其量子技术应用，以及超高频与超宽禁带器件技术。学术贡献方面，龚博士已在国际期刊和会议发表论文330余篇，其中在IEDM和VLSI Symposium等顶级会议发表论文80多篇。他现任《IEEE电子器件快报》编辑，并担任多个国际会议的重要职务。

唐保山 博士

唐保山博士于2019年在新加坡国立大学获得博士学位。现在在新加坡国立大学电子与计算机工程系任职，长期从事二维材料和氧化物半导体在后摩尔时代集成电路中的应用研究。他的研究成果涵盖Nature Communications，ACS Nano, IEEE IEDM，VLSI Symposium, CLEO等知名期刊与旗舰会议。作为项目负责人，承担多项重大校企项目（包括新加坡教育部TIER2基金、美国半导体SRC项目、韩国SK Hynix项目）。

谌宣锜

谌宣锜自 2022 年起在新加坡国立大学电子与计算机工程系攻读博士学位，研究方向涵盖氧化物半导体器件可靠性提升、三维单晶整合（3DMI），以及超宽禁带器件的异质集成。迄今，他已在 IEEE IEDM、VLSI Symposium 等旗舰会议发表论文 5 篇（其中第一作者 1 篇、共同第一作者 1 篇），并在 IEEE Electron Device Letters、IEEE Transactions on Electron Devices 等期刊发表论文 5 篇，同时受邀担任 IEEE EDL 审稿人。曾获 ICICDT 2022 最佳学生论文奖等多项荣誉。

万如月

万如月现任新凯莱半导体工艺研发工程师。她本科毕业于广东以色列理工学院，后于2023年获得新加坡国立大学材料科学与工程硕士学位。她专注于氧化物薄膜晶体管与忆阻器集成技术领域，作为核心成员参与SK海力士联合研发项目，主导三维集成器件设计与制造工作，相关成果发表在VLSI、IEDM等国际旗舰会议。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4156期内容，欢迎关注。

加星标第一时间看推送，小号防走丢

求推荐