(原标题:Kioxia公布3D DRAM细节)
公众号记得加星标,第一时间看推送不会错过。
铠侠表示,该公司已开发出可高度堆叠的氧化物半导体沟道晶体管,能够支持高密度 3D DRAM。
这项技术的发展有望通过降低每 GB 的制造成本,并通过高导通电流和超低关断电流晶体管提高能源效率,从而带来更便宜、更快的内存。
然而,这项技术需要精确的多层对准、集成到标准制造工艺中以及长期可靠性测试,所有这些都可能需要数十年时间。
该技术在最近于旧金山举行的 IEEE 国际电子器件会议上进行了展示,演示了堆叠成八层垂直结构的晶体管的运行情况。
垂直层由水平排列的晶体管组成,这些晶体管是通过用氧化物半导体材料 InGaZnO 取代传统的氮化硅区域而形成的。
这种设计方案无需依赖传统的平面DRAM结构即可增加内存容量。
氧化物半导体沟道晶体管将成熟的氧化硅和氮化硅薄膜与新型 InGaZnO 材料相结合。
Kioxia 推出的 3D 存储单元结构扩大了垂直间距,使得单位体积内可以堆叠更多的存储单元。
在该工艺中形成的水平晶体管具有超过 30 微安的高导通电流。
它还表现出低于 1 阿安培的超低关断电流,从而最大限度地减少了刷新周期中的能耗。
通过降低刷新功耗,该设计解决了传统 DRAM 的一个主要限制,即随着内存密度的增加,能耗也会增加。
用氧化物半导体代替单晶硅可以降低制造工艺的复杂性和能耗。
这些改进降低了每千兆字节 DRAM 的制造成本,但预计短期内最终用户的零售价格不会下降。
堆叠晶体管方法也针对需要高存储密度和低功耗的应用,例如人工智能服务器和物联网设备。
效率的提升可以支持处理更大的数据集,而不会像传统 DRAM 系统那样导致能源需求成比例增加。
尽管取得了这些技术进步,但将这项技术从实验室演示过渡到大规模生产仍然面临着巨大的挑战。
精确对齐多层材料、将氧化物半导体材料集成到标准生产线中以及确保长期可靠性仍然是商业化的障碍。
该公司计划继续进行研发,以实现 3D DRAM 在实际应用中的实际应用。
虽然这项技术在能源效率、密度和制造可行性方面展现出明显的技术优势,但可能要到下一个十年才能进入消费市场。
也就是说,降低每GB的制造成本并不能保证降低零售价格,大规模采用还需要克服生产和供应链问题。
铠侠开发出能够实际应用高密度、低功耗3D DRAM的核心技术
全球领先的存储解决方案供应商铠侠株式会社(Kioxia Corporation)日前宣布,其研发出的高度可堆叠氧化物-半导体沟道晶体管将使高密度、低功耗3D DRAM的实际应用成为可能。该技术于12月10日在美国旧金山举行的IEEE国际电子器件会议(IEDM)上发布,有望降低包括人工智能服务器和物联网组件在内的众多应用领域的功耗。
在人工智能时代,对能够处理海量数据的大容量、低功耗DRAM的需求日益增长。传统DRAM技术在存储单元尺寸缩放方面已接近物理极限,因此,人们开始研究3D堆叠存储单元以提供额外容量。与传统DRAM一样,堆叠存储单元中晶体管的沟道材料也采用单晶硅,这推高了制造成本,并且刷新存储单元所需的功耗也与存储容量成正比增加。
在去年的IEDM大会上,铠侠宣布了氧化物-半导体沟道晶体管DRAM(OCTRAM)技术的研发成果,该技术采用由氧化物-半导体制成的垂直晶体管。在今年的大会上,我们展示了高度可堆叠的氧化物-半导体沟道晶体管技术,该技术可实现OCTRAM的3D堆叠,并验证了八层堆叠晶体管的运行情况。
这项新技术将成熟的氧化硅和氮化硅薄膜堆叠起来,并用氧化物半导体(InGaZnO)取代氮化硅区域,从而同时形成垂直层状的水平堆叠晶体管。我们还引入了一种新型的3D存储单元结构,能够缩小垂直间距。这些制造工艺和结构有望克服实现3D存储单元堆叠的成本挑战。
此外,由于氧化物半导体具有低关断电流特性,预计可以降低刷新功耗。我们已证明,采用置换工艺制备的水平晶体管具有高导通电流(>30μA)和超低关断电流(<1aA,10?1?A)的能力。此外,我们成功制备了8层水平晶体管堆叠结构,并验证了该结构中晶体管的正常工作。
铠侠公司将继续对这项技术进行研究和开发,以实现 3D DRAM 在实际应用中的部署。
图1. 三维OCTRAM单元结构
图2. 氧化物半导体水平晶体管的电特性
图 3. 8 层氧化物-半导体水平晶体管的横截面 TEM 图像
https://www.kioxia.com/en-jp/about/news/2025/20251212-1.html
(来源:半导体行业观察综合)
*免责声明:本文由作者原创。文章内容系作者个人观点,半导体行业观察转载仅为了传达一种不同的观点,不代表半导体行业观察对该观点赞同或支持,如果有任何异议,欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第4258期内容,欢迎关注。
加星标第一时间看推送,小号防走丢
求推荐
