一家初创芯片公司挑战多家巨头，Astera Labs会被打垮吗？

（原标题：一家初创芯片公司挑战多家巨头，Astera Labs会被打垮吗？）

如果您希望可以时常见面，欢迎标星收藏哦~

来源：内容由半导体行业观察（ID：icbank）编译自semianalysis，谢谢。

人工智能基础设施的淘金热正在为提供支持技术的公司创造巨大的机会。在这个基础设施建设富矿中，并不是每个人都是 Nvidia 的，也有许多小型关键参与者。今天我们将深入了解 Astera Labs，该公司的芯片已悄然应用于 80% 以上的 AI 服务器中。

Astera Labs 是一家纯粹的数据中心连接公司，主要针对 3 种客户类型：超大规模企业、人工智能加速器供应商和系统 OEM。Astera Lab 的产品组合目前由 3 个系列组成：Aries 重定时器、Taurus 有源电缆 (AEC) paddle board modules和 Leo CXL 内存控制器。

从历史上看，连接性是数据中心市场中竞争极其激烈但利润率高的部分。尽管在交换和 DSP 领域进行了多次竞争，Broadcom 和 Marvell 仍然能够以超过 80% 的收入份额和超过 65% 的毛利率占据主导地位。

每个人都在问的最重要的问题是，Astera Labs 是否因为提前行动而遭遇了瓶子里的闪电，或者先发优势是否并不重要，竞争对手会介入并碾压他们。我们将讨论他们所在的所有主要市场的主要竞争对手，包括 Marvell Technologies、Broadcom、Montage Technology、Parade Technologies、Rambus、Microchip、XConn 和 Credo。Astera Labs 可能会逐渐消失，或者如果他们保持较高的重定时器市场份额并扩展到 AEC 和各种 CXL 产品，他们可能会成为下一个连接超级英雄。

Astera Labs 如何解决连接瓶颈

Astera Labs 于 2017 年在一个车库里成立，具有典型的硅谷风格。联合创始人 Jitendra Mohan、Sanjay Gajendra 和 Casey Morrison 曾在德州仪器 (TI) 的高速接口业务部门工作。他们看到，由于计算量呈指数级增长，以及人工智能工作负载和超大规模云计算驱动的异构计算需求，世界的连接瓶颈日益严重。

Astera Labs 致力于消除瓶颈，无论它们出现在系统中的哪个位置。

下图显示了 Astera Labs 旨在解决的 3 个主要瓶颈。

该公司最初的主要关注点是 PCIe 和相关协议，例如 CXL。PCIe 4.0规范于2017年发布，首次正式定义了术语“重驱动器”和“重定时器”。转接驱动器本质上是一种模拟信号放大器器件，用于抵消 PCB 引起的频率相关衰减。

简单来说，它可以增强信号，就像“扩音器”一样。转接驱动器的主要缺点是它还会放大信号路径中的噪声。这对于 PCIe Gen 1 到 Gen 3 来说效果很好，但在 Gen 4 上开始带来挑战，而 Gen 5 更快的数据速率进一步加剧了这种情况。下图显示了不同 PCIe 代和 PCB 材料的每英寸损耗。

为了补偿信号损失，首选是使用更高质量的 PCB 材料，但这成本很高。例如，PCB材料“Megtron 6”的成本约为最流行且最具成本效益的PCB材料“FR4”的七倍。

请记住，PCIe 规范有精确的插入损耗预算；在 PCIe 5.0 的情况下，32 GT/s 的碰撞到碰撞噪声为 36 dB，误码率小于 10^-12。

Astera Labs 致力于解决 PCIe 4 和 5（规格于 2019 年发布）的连接挑战。他们围绕解决这些信号完整性挑战并设计基于重定时器的解决方案建立了一家公司。重定时器是一种混合信号数字/模拟设备，具有协议感知能力，可以完全恢复数据、提取嵌入式时钟并使用干净的时钟重新传输数据的新副本。

简单来说，它不是像转接驱动器那样的“扩音器”，而是一个高品质麦克风+专用音频设备，将校正后的信号馈送到扬声器到扬声器。重定时器是一个小型芯片，执行 PCIe SerDes 功能以及有关信号完整性的监控和数据收集。下图展示了一个典型的架构。

重定时器能够将信号分成两个通道，从而显着减少通道损耗。下图显示了这些芯片如何集成到 PCB 上。这也说明低损耗 PCB，甚至超低损耗 PCB，可能不足以达到所需的通道损耗。

Astera Labs 率先向市场推出适用于 PCIe 4.0 和 PCIe 5.0 的 Aries 智能重定时器，并于 2019 年赢得了首个设计胜利。采用 TSMC 工艺于 2020 年开始批量生产，2021 年该公司创造了 3480 万美元的收入。他们拥有一批优秀的投资者，例如 Fidelity、Atreides Management、Intel Capital 和 Sutter Hill Ventures。他们在此次公开募股之前的最后一轮融资是在 Marvell 的收购要约遭到拒绝之后进行的。

Astera 公布了提供全球连接平台的愿景，并推出了另外两条产品线：CXL 内存控制器和智能电缆模块。下图展示了 Astera Lab 的愿景。

2023 年一开始，他们就走上了错误的道路，第一季度和第二季度疲软且下降，受到库存调整的拖累，影响了通用数据中心和网络市场，而最大的超大规模客户的云危机推动了这一市场。但这并不是故事的结局，2023 年第三季度和 2024 年第四季度呈现爆发式增长。那么，那里发生了什么？这种情况是否可持续？

为了回答这个问题，让我们更深入地了解 Aries 产品系列及其主要应用。

适用于 AI 和云应用程序的 Aries 重定时器

简而言之，答案是肯定的：随着人工智能加速器需求的持续增长，PCIe 重定时器市场也将增长。事实上，每个加速卡内部都包含一个重定时器。其他重定时器可以在服务器头节点中找到，如下图所示。这里的主要客户是AI加速器供应商和服务器ODM。

重定时器在加速计算系统中如此流行的原因是信号反射（Signal Reflection）。除了距离之外，这是 PCB 走线或电缆中信号丢失的第二个主要原因。简而言之，GPU 系统非常密集：上图显示了底板（例如 Nvidia HGX）如何包含 8 个 GPU。这样的密度会带来信号挑战，并且需要 PCIe 重定时器。AI 服务器可以在加速器基板和连接的服务器头节点上包含重定时器。每个 GPU 的精确单元数量取决于 PCB 和设计布局等多种因素，我们将在稍后的报告中向订阅者分享我们的估计值。不同的超大规模设计包含不同数量的重定时器。

Astera Labs 的第一个主要客户实际上是亚马逊，提供“典型”（非人工智能）云工作负载。在某些情况下，Aries 重定时器可以帮助云服务提供商实现比高数据速率替代方案更低的 TCO。下图显示了 IT 设备中重定时器的位置。

Aries 即将推出的另一个驱动程序是 CXL，这是一种构建在 PCIe 之上的协议，内存池采用 CXL 将导致对 CXL 交换机的需求不断增加，这将需要重定时器。

点这里加关注，锁定更多原创内容

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3709期内容，欢迎关注。

『半导体第一垂直媒体』

实时 专业 原创 深度

公众号ID：icbank

喜欢我们的内容就点“在看”分享给小伙伴哦