一种新型RISC-V架构，引领边缘AI

（原标题：一种新型RISC-V架构，引领边缘AI）

如果您希望可以时常见面，欢迎标星收藏哦~

来源：内容由半导体行业观察（ID：icbank）编译自allaboutcircuits，谢谢。

Red Semiconductor 宣布推出适用于 RISC-V 的多功能内在结构化计算 (VISC) 架构。VISC 是 RISC-V IP 的扩展，可加速复杂算法并添加并行处理以改进边缘计算中的 AI 操作。

Red Semiconductor首席执行官詹姆斯·刘易斯。

RISC-V 的强大价值点之一是标准内可能的定制量。Red Semiconductor 利用这一点开发了可授权的高性能架构。VISC 指令集架构 (ISA) 为开源 RISC-V 添加了边缘 AI、自主性和加密功能。该代码针对 FPGA 和 ASIC SoC 进行了优化。

什么是 VISC？

VISC是内置于 RISC-V 处理器芯片内的矢量处理引擎。它起源于开源 Libre-SOC。Libra-SOC 旨在将复杂的算法（通常为 GPU 保留）引入微控制器和基于 CPU 的小型设备。Red Semiconductor 在 Libra-SOC 和开源 CPU RISC-V 架构上构建了 VISC。结果是一个与 RISC-V 兼容并具有矢量 AI 处理扩展的 CPU 内核。

Red Semiconductor 声称，与其他小型系统/高计算需求处理设备相比，VISC 的性能更高，功耗更低。它通过使用硬件元件将算法解构为针对并行处理而优化的块来提高性能。

VISC 的优势

据称，VISC RISC-V 处理器可将通常用于人工智能和机器学习以及其他高度复杂的数学运算（如密码学和编解码器）的算法效率提高高达 100 倍。它依靠单发出多重执行架构和内存高效的 64 x 128 深字节可访问寄存器来降低功耗。该系统将算法分解为可以并行执行的更小的部分，而不会出现并行处理中经常出现的同步问题。通过这样做，大型计算可以花费更少的时间并消耗更少的电量。

FPGA 和 ASIC 中的 VISC

开发人员将 CPU 内核添加到 FPGA 和 ASIC 芯片中已经有一段时间了，其中 Arm 内核是最受欢迎的内核之一。然而，依赖 Arm 的 FPGA 和 ASIC 开发人员却受到 Arm 产品发布速度的影响。由于 RISC-V 是开源的且适应性强，因此对于想要更快地推进 SoC 产品的开发人员来说，它是一种流行的替代方案。随着人工智能席卷全球，FPGA 和 ASIC 设备开发人员已经迫不及待，这就是 Red Semiconductor 的用武之地。

Red Semiconductor 于 2021 年推出，紧随 RISC-V 和 AI 潮流。在 ChipStart 英国孵化器的支持下，Red Semiconductor 创始人看到了 FPGA 和 ASIC 开发人员对边缘 AI 计算以及更灵活的 AI 选项日益增长的需求。VISC 就是他们的答案。

Red Semiconductor和全球计算挑战。

VISC 为需要 RISC 性能和灵活性的 FPGA 和 ASIC 带来了加速的 AI 功能。作为 IP 设计，它既可以用作添加到 FPGA 配置中的软处理器内核，也可以用作 ASIC 中的硬硅。作为 RISC-V 的增强，VISC 为 FPGA、ASIC 和 SoC 领域带来了优化的人工智能和重型数学计算功能。

VISC 走向现实世界

如果说 2023 年是基于云的生成人工智能年，那么 2024 年将是边缘人工智能年。然而，该技术需要远程设备提供更多电量。汽车、智能手机、医疗设备、工业控制和其他现场产品需要处理、解释、做出决策和采取行动，而无需花时间将数据路由到云端或从云端路由数据。

VISC 为开发人员提供了将高度 AI 优化的 RISC-V 添加到其边缘设备的选项，同时在功耗和成本预算上保持保守。

英文原文

https://www.allaboutcircuits.com/news/visc-new-coprocessing-riscv-architecture-ai-efficiency/

点这里加关注，锁定更多原创内容

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3735期内容，欢迎关注。

『半导体第一垂直媒体』

实时 专业 原创 深度

公众号ID：icbank

喜欢我们的内容就点“在看”分享给小伙伴哦