Chiplet的困扰_财经频道

（原标题：Chiplet的困扰）

如果您希望可以时常见面，欢迎标星收藏哦~

来源：本文编译自semiengineering，谢谢。

Chiplet正在引起整个半导体行业的广泛关注，但这种方法要真正实现商业化，还需要更多的标准、更好的建模技术和方法，以及大量的投资和实验。

Chiplet的前景很好理解。它们可以加快上市时间，并且结果始终如一，无论在哪种工艺节点上，它们都能为特定工作负载或应用提供最佳效果，而且通常比大型单片 SoC 的良率更高。但大型垂直整合企业希望严格定义chiplet的插槽规格，而众多初创公司、系统公司和政府机构则在推动自上而下的方法，让chiplet开发人员能够基于标准化互连探索新的和不同的选项，这两者之间正在进行一场拉锯战。

这两种方法都面临挑战。西门子数字工业软件混合和虚拟系统副总裁 David Fritz 表示：“如果你有合适的芯片，并且可以选择在不同的工艺节点使用哪种芯片，那么你就可以组合出一个有竞争力的差异化解决方案，而不必雇佣数千名工程师，花大价钱，处理重新设计等所有问题。现在的情况是，那些通过构建复杂的 SoC 而发家致富的公司现在直接跳到了‘如何’构建芯片。‘我们要这样做。’但他们忘记了中间步骤，不知道到底需要做什么。他们忘记了‘我们为什么要做芯片？’”

选择哪条路径的决定完全由芯片架构师/芯片开发团队负责，通常取决于应用程序是针对广泛的市场还是特定的架构，例如英特尔或 AMD 的架构，或 RISC-V 设计。

在汽车领域，OEM 和一级供应商喜欢采用模块化的 chiplet 方法，但他们质疑其经济效益。“这是实现目标的另一种方式，价值主张也会有所不同，”Fritz 说。“‘但仍然有相同的公司主要影响我有限的选择。’所以它朝着错误的方向发展。需要进行一些研究，这很棒。但同时，你如何更好地探索这个分区空间，并以正确的方式使其民主化？这样，最终客户（无论是哪个行业，无论是 OEM 还是一级供应商）都需要拥有必要的工具来告诉开发了 chiplet 的人，‘这就是我需要你的 chiplet 做的事情。’”

一系列复杂的挑战

chiplet面临的最大挑战之一是如何划分使用这些chiplet的系统。这包括处理发生的位置、数据存储的位置以及数据在整个系统中的移动方式。决策制定的一个重要部分是拥有正确的功率、性能和热量模型。

Synopsys技术产品管理高级总监 Tim Kogel 表示：“这些是分区的主要考虑因素，在设计片上系统时就已经考虑到了这一点。你是把它放在中央计算机、某个 AI 加速器、某个 GPU 还是某个专用加速器上？你是把它放在片外还是片上存储器中？你使用什么类型的互连？这些都是你作为 SoC 架构师已经在做的分区。对于芯片，多芯片设计意味着你的设计空间中多了个维度，你可以决定将应用程序的哪些部分组合在同一个芯片上？或者，我需要在哪里将功能映射到不同的芯片中，这意味着这将推动数据流——跨芯片边界的通信。当然，这对你在这些顶层决策中采取的功耗和性能有着严重影响，而且还有另一套关于使用哪种技术、使用哪种封装技术的决策。作为一名设计师，现在您在设计或组装多芯片芯片时需要考虑所有这些额外的方面。”

确定芯片内和芯片之间的数据流通信还需要考虑建模问题，这可能会因芯片是内部开发还是由第三方开发而有很大差异。

Kogel 解释道：“采用垂直整合模式，您可以同时拥有应用程序和半导体，并且可以真正优化两者，一切都在掌控之中。”“您无需担心互操作性。您可以去同一个工厂进行制造。这是我们从英特尔和 AMD 那里了解到的经典芯片设计。他们这样做是为了优化产量，或者因为芯片变得太大了。但我们没有看到对互操作性和 IP 的需求。但现在有许多趋势使得围绕多芯片构建生态系统变得有趣，您需要开始思考互操作性。需要标准和协作，因为拥有互操作性的 IP 是它能够发挥作用的必要条件。但要设计一个成功且优化的产品，除了这些之外，还有更多的事情要做，这又回到了数据流上。”

这里需要的是架构规范，以便以正确的方式定义产品，并确保它在所有三个维度上都是正确的。“肯定需要 IP 的一个方面来使通信正常工作，同时还需要包括硅片寿命管理的方面，以观察所有部件的健康状况并监控一切是否仍在按预期工作，”Kogel 说。“这就像一个持续的测试，确保所有站点仍然健康，并且会有与管理相关的软件堆栈，特别是在汽车等涉及安全和保障方面的领域。你不希望这些多芯片系统在边界被黑客入侵。这是安全问题的攻击面。需要持续监控安全性，因此所有协议都已到位，以确保通信以安全的方式进行。所有方面——架构、软件、IP 和硅片寿命管理——都需要做出贡献，才能使这项工作取得成功。”

例如，Arm 已开始将芯片集成到子系统或模块中，从而简化并加快了芯片集成到设计中的过程。Arm 汽车业务高级总监 Christopher Rumpf 表示：“工作负载和软件是差异化所在。我们仍将销售 IP 产品，但现在我们也基于我们的标准化计算平台将它们组装成更大的子系统，这可以降低移植和验证的成本。我们认为这是芯片世界的前兆。”

其他公司也这么做。例如，Cadence 刚刚推出了基于 Arm 的 Chiplet 系统架构的系统 Chiplet 。

需要特定的芯片集模型

为了执行芯片集所需的系统级分析，架构师和设计师有特定的建模需求。“一个是性能建模，即晶体管级建模，” Cadence产品营销总监 Mayank Bhatnagar 说。“此外，在进行分析时，我们会查看热分析模型。这些是芯片集设计所必需的，因为所有芯片集都放在一个封装中，封装设计人员需要知道有多少热流、需要放入的散热器数量，以及一个芯片集的热量将如何影响旁边的芯片集。这一点比在单片设计中重要得多，因为在单片设计中，功率建模（或 Vt 随功率漂移等因素）更容易捕捉，因为一切都是相同的过程并同时进行模拟。但在芯片集设计中，您希望能够使用另一个芯片集的模型来设计这个芯片集，而不必查看其他芯片集的内部。从这个意义上来说，模型现在变得更加重要。”

如今，这些模型通常作为设计资料提供。Cadence 高级产品营销部总监 Arif Khan 指出：“交易级模型用于性能，其余都是物理模型，当有人购买 IP（例如 UCIe）时，这些模型作为设计资料提交。他们想要的热模型和物理模型（IBIS 模型和其他用于信号完整性的模型，因为你想确保你的系统能够正常工作，而所有其他模拟模型，你想要确保系统能够正常运行）确保电路能够按预期工作。所有这些资料都可用。关键是每个模型都有不同的用途。对于架构师来说，他们希望从性能模型开始，在进行物理建模之前，在更高的层次上工作，一旦他们开始实施设计。”

建模之所以特别具有挑战性，是因为它是动态的。“随着越来越多的人设计基于芯片的东西，这些模型的成熟度和工程团队的使用方式也在不断演变，”Bhatnagar 说。“基于芯片的设计仍处于非常早期的阶段，还有很多事情正在发生。例如，对于基于热量的影响，EDA 工具如何使用它以及提供什么样的模型细节与单片设计中的 IR 下降非常相似。对于较新的技术来说，这往往是一个更大的挑战，这意味着更多的细节。对于芯片，模型也变得更加详细，但 EDA 工具在利用这些细节进行更精细的分析方面也做得越来越好。”

从技术上讲，芯片组模型有许多可交付成果。Alphawave Semi 芯片组首席产品线经理 Sue Hung Fung 表示：“当我们提供标准芯片组产品组合中的芯片组（比如 I/O 芯片组）时，我们会提供带凸块的裸芯片。对于 IP 设计文件，我们提供 IBIS-AMI 模型和接口 IP 的当前配置文件。我们还提供芯片组顶层和基础设施的设计 IP 资料，其中包括芯片组的加密顶层网表。芯片组子系统将包括所有外设和 GPIO IP、PLL 以及顶层演示测试台，以测试端到端流量、读、写和测试用例场景。对于封装设计文件，我们提供带有芯片凸块图的 .mcm。我们还提供封装堆叠要求以及基板材料和工艺指南。对于电路板设计文件，我们提供电路板参考设计，包括原理图、Gerber 文件、PCB 堆叠和阻抗布线规则。我们还为具有自检功能的芯片组提供任务模式固件。这包括接口 IP 的 API。我们为主机 PC OpenOCD 脚本提供应用程序代码以连接到芯片组。有 C 驱动程序用于通过 UART 或 SPI 接口连接到芯片组芯片。文档将包括芯片组的数据表、用户手册、电路板的物料清单和寄存器定义。”

这些交付成果包括工作负载模型，以及性能、功耗、IP 和物理模型。“所有 IP 模型都包含在顶层网表中，”Hung Fung 说道。“性能和功耗通过模拟进行验证，并与 IP 测试芯片相关联，然后也在工作台上对芯片进行验证。在芯片上使用之前，所有用于芯片的 IP 都经过预先验证和硅验证。”

定义芯片模型

在芯片可以在商业市场上购买之前，芯片建模还有很长的路要走，但这就是目标。工作已经在顺利进行中，开放计算项目 (OCP) 和 JEDEC共同努力定义芯片模型就是明证。

“此次合作旨在提出一种描述性语言，让人们更好地解决这个问题，” Eliyan战略营销副总裁 Kevin Donnelly 表示。“它仍处于起步阶段，人们正在试图弄清楚如何做到这一点。如果它是垂直整合的，你控制一切，你就可以控制用于所有部件的模型，因为这确实是一个问题。从长远来看，要实现这一点，以及芯片设计人员需要的是，有可以即插即用的部件，显然我们还没有做到这一点，原因有很多。其中之一是能够拥有模型，让你弄清楚什么可以相互通信。另一个就是整个互操作性方面。”

这就是 Chiplet 数据可扩展标记语言 (CDXML) 交换格式可以发挥重要作用的地方。Blue Cheetah 创始人兼首席执行官 Elad Alon 表示：“就像每家公司都有自己的 SoC 设计和开发流程一样，每家公司都将拥有自己的 Chiplet 设计和开发流程。这也是为什么这种通用的即插即用 Chiplet 很难实现的原因之一，因为即使我们忘记与 Chiplet 设计相关的所有其他物理因素，会有人遵循完全相同的流程吗？我们不是处在 PCB 的领域。我们处在封装的领域，而封装在组装方面并不那么宽容 — — 不仅从机械或电气角度，而且从周转时间的角度来看。PCB 上有很多东西可以移动，而且旋转得相当快。但封装却不是这样 — — 尤其是高级封装。”

例如，对于 SerDes 或 PCI Express，存在标准化连接。而对于 chiplet，定义并不明确。“这是业界试图克服的另一个挑战，阻碍了实现即插即用环境的能力，”Donnelly 说。“这是需要发生的事情之一。最有意义的两个东西是内存和 I/O，因为模拟和混合信号以及内存不会随着逻辑过程而扩展。这一直都是事实。我做了很多嵌入式内存，人们会选择有闪存可用的工艺节点，而不是选择他们想要的工艺节点。现在你可以把这些东西移走。移走 SerDes，移走内存。制造内存和 SerDes 的公司将制造 chiplet 并使其可用，这将开始使一个必须克服模型和互操作性等问题的市场成为真正的景观 chiplet 市场。”

PHY 模型对于完整的系统级仿真也是必需的。“这可以是一个完全数字化的 Verilog 模型，” Arteris产品管理和营销总监 Ashley Stevens 说道。“对于大多数用途，它不需要对所有模拟功能进行建模。非常有帮助的是能够跳过 PHY 训练阶段，该阶段需要很长时间才能开始实际功能，并且将以完全准确的模拟模型进行建模。”

芯片组的 IP-XACT 模型对于顶层连接和全系统寄存器管理非常有用。此外，Stevens 指出，性能模型也很有帮助，可以在合理的时间范围内实现更长的工作负载和多个集群，以帮助做出架构决策。“PHY 本身在这里是一个相对简单的模型，但它需要尽可能多地提供标准化接口，这些接口可以由 C2C/D2D 链路两侧的架构模型提供和使用。”

功率模型也能提供帮助。“芯片通常分为 2D（有多种变体）和 3D，”他说。“3D 芯片使用 TSV 互连相互集成。功率（散热）可能是 3D 集成的一个大问题，但用户通常关注 2D 芯片的形式——UCIe 高级封装，其中芯片安装在硅中介层上并通过硅中介层连接在一起，或 UCIe 标准封装，其中芯片安装在标准有机封装上，两种情况下都是并排安装的。”

但工作负载是芯片开发人员必须确定的。“作为 IP 提供商，我们使用合成工作负载进行测试，但提供的模型应该能够使用/发挥客户指定的工作负载，”Stevens 指出。“模型本身具有的详细程度是预期速度和准确性之间的权衡。模型始终是某种形式的近似值。没有适合所有用例的单一模型。诀窍是能够根据客户需求提供正确的模型。目前的重点是芯片的封闭生态系统，它们一起设计和验证。验证表明它们可以协同工作。业内强烈希望创建一个芯片生态系统，其中设计为特定接口协议的芯片将在混合搭配环境中可互操作和使用。这意味着在没有最终将连接到的芯片的情况下独立验证芯片。这将需要验证 IP 和模型来替换远程芯片，这样我们就可以确信芯片将与按照相同标准构建的其他芯片一起工作。该行业尚未达到这一点。”

理想情况下，模型还应能够在工具之间转移，但由于工具种类繁多，这通常非常困难。一个有用的级别是引脚级精确模型，几乎每个人都同意这一点。另一个有用的级别是用于软件启动的纯功能模型。在这两者之间，有一个周期近似模型，它的开发成本可能非常高，但对于架构模拟具有重要价值。

是德科技信号完整性应用科学家兼高速数字应用产品经理 Chun-Ting “Tim” Wang Lee提出了一些用户向 IP 提供商询问的关键问题：

您如何弥合 IP 与模型之间的差距？

这在模拟中的使用有多灵活？

芯片模拟结果与测量结果有何关联？

chiplet模型的“准确度”是如何定义的？

需要新方法

从系统级角度实现所有这一切的催化剂是成功案例。

“一旦有成功的产品系列被组织推动，他们就会说，‘这是我的芯片插槽。请来这个游乐场玩吧’，”Blue Cheetah 的 Alon 说。“除了插槽定义之外，他们还将定义评估和检查所有这些内容的具体方法，从建模角度、从设计基础设施角度、从附属角度。你必须把整个包裹放在一起。整个希望是，在这方面会有相当多的标准化。已经在做芯片的玩家当然可以在他们的学习和经验方面做出相当大的贡献。但这一切都必须协调一致。从激励的角度来看，除非有证据，否则人们很难说服自己放弃所有的内部学习，并放弃认为他们不应该放弃它，因为它是竞争优势。在别人的 SoC 中获得插槽的真正、具体的机会是所有这一切的催化剂。”

这也改变了芯片业务的动态。西门子的 Fritz 表示：“这将权力重新交到那些必须出钱购买这些芯片、组装、封装和测试芯片的人手中。他们必须了解推动这一发展的商业模式以及他们的最终客户需要什么，而不是别人说，‘我不想失去对这个市场的控制，所以，这是你的芯片。如果你不喜欢，就去找另一个。’整个情况正在好转。”

但要实现这一目标，需要一个反叛者，弗里茨说。“我们需要有人站出来表示，‘我真的不在乎这些委员会。你可以在未来几十年里谈论这个问题，却永远无法做出任何决定，但这就是我正在做的事情。’然后每个人都会说，‘哇，这成功了。我要做同样的事情，’突然间它就发展出了一个事实上的标准，我们进入了标准化，而不是相反。标准化的动力是为了降低成本，在很多情况下，这是一种延缓行业发展的策略，直到一些更大的贡献者准备好让它发生。这就是为什么我们需要一个反叛者，他可能是一家已经拥有 IP 来完成 chiplet 重要部分的公司，因为他们不必担心许可的影响。他们不需要做任何这些。他们会说，‘看看我们得到了什么。如果你想要，这里就有，这就是我们选择的方式。如果你想与我们的 chiplet 交互，这就是你要做的事情。”

https://semiengineering.com/top-down-vs-bottom-up-chiplet-design/

半导体精品公众号推荐

专注半导体领域更多原创内容

关注全球半导体产业动向与趋势

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3962期内容，欢迎关注。

『半导体第一垂直媒体』

实时专业原创深度

公众号ID：icbank

喜欢我们的内容就点“在看”分享给小伙伴哦