日观芯设亮相 ICCAD-Expo 2024，展现国产EDA硬核实力

（原标题：日观芯设亮相 ICCAD-Expo 2024，展现国产EDA硬核实力）

在科技与创新的浪潮中，集成电路设计行业正以前所未有的速度蓬勃发展。ICCAD展会作为全球集成电路设计领域最具影响力的盛会之一，于 12月11-12日在上海世博展览馆隆重举行。日观芯设作为行业代表在本次展会上备受瞩目，向业界展示其在数字签核领域的卓越实力和创新技术。

日观芯设专注于数字集成电路 EDA 后端设计签核的软件研发和本地化服务，核心研发人员拥有博士学位。公司愿景是成为国内数字后端全流程 EDA 开发的领导者，达到并超越国际水平，使命是在约束签核、时序分析和物理验证等多点突破国际垄断。

在 ICCAD-Expo 2024 展会上，日观芯设展示了rigor产品系列，包括芯片设计全流程管理软件 RigorFlow、时序约束管理软件 RigorCons、设计规则检查软件 RigorDRC、电源完整性分析软件RigorEMIR 、静态时序签核工具 RigorTime等。这些产品在技术上对标世界一流，全面支持应用于国内各主流工艺，能够帮助芯片设计厂商提高设计效率、降低设计成本，为超大规模高性能 SoC、CPU、GPU 等开发护航。

日观芯设的产品在展会上引起了业界及合作伙伴的广泛关注。作为国内数字后端全流程 EDA 开发的新兴企业，其核心产品可达国际领先水平，帮助客户缩短设计周期，降低设计成本，获得了行业内知名企业的认可。展会中，日观芯设与业界专家和客户分享最新成果和见解，共同探索 EDA 领域的未来发展。

在本次展会上，日观芯设创始人、总经理林逸舟先生带来了精彩的演讲。演讲主题围绕时序约束 SDC 签核的一站式方案 RigorCons 展开。林逸舟作为日观芯设的创始人，对公司的产品和技术进行成果展示。RigorCons 是日观芯设推出的一款强大的时序约束验证和管理工具。它能够为任何层次结构和模式自动生成和管理 SDC，显著缩短时序收敛周期，保证签核的质量和效率。在演讲中，林逸舟详细介绍了 RigorCons 的功能特点和应用场景，展示了其在 SoC、5G、GPU、CPU 等芯片设计中的卓越表现。通过林逸舟的演讲，与会者对 RigorCons 有了更深入的认识，也对日观芯设在数字集成电路 EDA 后端设计签核领域的技术实力有了更直观的感受。相信在未来，RigorCons 将为更多的芯片设计企业提供高效、可靠的时序约束验证和管理解决方案。

日观芯设在 EDA 领域展现出了强大的实力和巨大的潜力，未来发展令人充满期待。2024年11月，公司入选临港新片区高新产业和科技创新专项项目，其“超大规模集成电路设计 EDA 工具 - DRC 物理验证软件核心技术研发项目”成功入选，充分体现了对日观芯设在EDA数字后端领域探索实践的认可，更是对其在完善国内EDA产业链方面所做贡献的充分肯定。

随着技术的不断进步，日观芯设将继续加大对核心技术的投入，推动与国内外高校、研究机构的合作，形成更为完善的技术生态圈，为中国EDA领域发展贡献更多力量，与中国集成电路设计行业携手共进，迈向更高的峰峦。

日观芯设

一站式数字签核平台

半导体精品公众号推荐

专注半导体领域更多原创内容

关注全球半导体产业动向与趋势

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3977期内容，欢迎关注。

『半导体第一垂直媒体』

实时 专业 原创 深度

公众号ID：icbank

喜欢我们的内容就点“在看”分享给小伙伴哦