替代SRAM，新选择！

（原标题：替代SRAM，新选择！）

如果您希望可以时常见面，欢迎标星收藏哦~

几十年来，超快且易失性的SRAM一直被用作高性能计算架构中的嵌入式缓存，它位于多级（L1、L2、L3……）分层系统中非常靠近处理器的位置。它的作用是存储常用数据和指令以便快速检索，其中 L1 是所有缓存中最快的。SRAM 位密度扩展速度已经放缓一段时间了，位单元越来越多地受到待机功率问题的困扰。

自旋轨道扭矩 (SOT：spin-orbit torque) MRAM 内存解决方案具有多项优势，例如待机功耗低、GHz 级切换或写入速度、可忽略不计的泄漏、几乎无限的耐用性、高可靠性和可扩展性。出于这些原因，业界越来越多地将SOT-MRAM视为嵌入式最后一级缓存内存应用中 SRAM 的有前途的替代品。

SOT-MRAM 存储设备的基本构造块是磁隧道结 (MTJ)，它由夹在两个铁磁层 (CoFeB 基) 之间的薄介电层 (MgO) 组成。其中一个铁磁层具有固定 (或固定) 磁化，而另一层具有沿 z 轴自由旋转的磁化。铁磁层的磁化方向可以垂直于或平行于层平面，分别称为垂直 MTJ 和平面内 MTJ。

通过在 MTJ 中施加电流并测量结的隧道磁阻 (TMR)，可以读出SOT-MRAM 存储器位单元。TMR 可以是高或低，具体取决于自由层和固定层的磁化相对方向（即平行 (1) 或反向平行 (0)）。

图 1 ：MRAM TMR 读取操作的一般原理（上绿色 = 固定层，下绿色 = 自由层；蓝色 = MgO 电介质层；i = 读取电流）。

通过将自旋极化电流注入 MTJ，通过自旋轨道相互作用切换自由层的磁化，可以写入存储单元。电流注入发生在 MTJ 下方的横向位置，通过相邻的 SOT 层（或 SOT 轨道）——通常是钨等重金属。因此，读取和写入路径是分离的，以确保可靠的操作。正是在这种写入操作中，SOT-MRAM不同于 STT-MRAM，后者是另一种 MRAM 类型，其中写入电流垂直注入 MTJ。在 STT-MRAM 写入操作期间，大量电流穿过 MgO 屏障。

最先进的 SOT-MRAM

近年来，存储器社区在开发 SOT-MRAM 技术方面取得了重大进展。Imec也通过突破性的改进为这一进步做出了贡献。继 VLSI 2018 首次公开发布后， imec报告了渐进式创新，以解决缓存应用道路上的关键挑战。

到目前为止，最先进的 SOT-MRAM 单个器件的开关速度已在 300 毫米晶圆上得到演示。采用垂直 MTJ 磁化被认为是提高微缩潜力的重要一步。

此外，通过在写入操作期间消除对外部磁场的需求，SOT-MRAM 的技术就绪水平也得到了提升。需要这样的磁场来确保确定性的磁化切换。没有外部磁场会导致写入操作不可靠，写入成功率为 50%。

从制造的角度来看，在产品层面上，使用外部磁场操作存储设备是不可行的。因此，开发无场 SOT-MRAM 设备技术势在必行。

Imec 通过将平面内磁性层作为 SOT 轨道的一部分，展示了一种无场切换方法。该磁性层引起的平面内场取代了外部磁场的作用，增强了该技术的实际适用性。

他们还提出了一些解决方案来降低与切换自由层磁化所需的高注入电流相关的动态功耗。在 IEDM 2022 上，imec 展示了一种在写入操作期间使用电压门辅助的方法，从而降低了切换的能量势垒。电压门辅助方法还可以减少位单元面积，使其对高密度 SRAM 应用具有吸引力。

通过缩放 SOT 轨道的尺寸，可以进一步改善开关能量。在传统的 SOT-MRAM 设计中，底层 SOT 轨道占用的面积大于实际 MTJ 柱占用面积，以提供足够的裕度来进行叠加工艺控制。但这会导致能量浪费，因为部分注入电流会流到 MTJ 区域之外。

在 IEDM 2023 上，imec 展示了可以将 SOT-MRAM 设备扩展到极限，使 SOT 轨道和 MTJ 柱具有可比的占用面积：这是实现大位单元密度的里程碑。对于这些单个设备，展示了低于每位 100 飞焦耳的开关能量和超过 10 15 次编程/擦除周期的耐用性。

SOT-MRAM的下一步

虽然已经实现了切换速度和耐久性等关键规格，但重新设计材料堆栈带来了进一步优化性能和可靠性参数的机会，例如保留率、BEOL 兼容性、对外部磁影响的鲁棒性和写入错误率 (WER)。WER 是一个关键的可靠性问题，指的是施加写入电流时铁磁自由层不切换的概率。

此外，虽然研究工作主要集中在器件改进上，但实现工业应用的关键一步是大规模SOT-MRAM 器件的大阵列集成。在这些阵列演示器中，许多存储位单元现在连接到底层电路，该电路包含提供读写访问并将电流和电压传入和传出位单元的晶体管。

器件改进和阵列集成都将使该技术更接近现实世界的规格。解决所有这些问题通常涉及在不同参数之间进行权衡。

imec 最近在 2024 VLSI 和 IEDM 上展示的工作重点是通过集成优化和材料及器件重新设计尽可能地改进它们——由模拟支持。这项工作总结如下。

在 IEDM 2024 上，imec 提出了一种用于 MTJ 的创新复合自由层，从而可以更可靠地切换 SOT-MRAM 设备。这种新型自由层堆栈由合成反铁磁 (SAF) 结构制成，即两个铁磁层通过 Ru 层反铁磁耦合。然后，该系统与传统的 CoFeB 层集成在一起，用于 TMR 读出。这种新型堆栈允许独立优化 TMR（对于读取操作至关重要）和 SOT 切换操作（为进一步提高写入操作的效率提供了途径）。

图 2 – （左）传统 MTJ 堆栈示意图，以及（右）具有基于 SAF 的自由层 (FM1/Ru/FM2) 的 MTJ 堆栈示意图。SAF 结构的顶部自由磁性层 FM2 与 CoFeB/MgO 铁磁耦合，以便使用 TMR 电读出 SAF（如 IEDM 2024 中所述）。

采用这种复合自由层的 SOT-MRAM 器件表现出更好的 WER ，首次达到 10 -6的目标规格。与采用传统自由层的器件相比，数据保留率从 ?~50 提高到 ~90。在读出方面， TMR可以进一步扩大，而不会影响 SOT 开关行为。此外，复合自由层可承受高达 400°C 的温度，同时保持其磁性，使其与 BEOL 处理兼容。SAF 自由层还使 SOT-MRAM 器件对外部磁扰动的敏感度降低。

在这项工作中，imec 研究人员使用微磁模拟来指导材料堆叠设计，从而获得最优结果。模拟和实验的结合对于推进 SOT-MRAM 技术至关重要。

图 3 – 具有基于 SAF 的自由层的 SOT-MRAM 器件的 TEM 横截面图像

MRAM 设备的操作完全由电控制，但外部磁场很容易破坏设备性能。这一可靠性问题引发了全球范围内对磁场抗扰度的更广泛调查。该研究旨在更好地了解其中的机制，并指导 MRAM 设计以改进保护。此外，正在制定与应用相关的标准，以限定 MRAM 对磁场的鲁棒性，指定在何种磁场强度下存储的数据仍受保护。

在 IEDM 2024 上，imec 提供了第一个实验证据，表明外部磁场的强度和方向都会对 MRAM 器件的主动写入磁抗扰度产生负面影响，表现为WER 的恶化。这项研究是在 STT-MRAM 器件上进行的，但主要结论预计也适用于 SOT-MRAM 器件。实验包括以各种角度将外部磁场（4 到 40mT 之间）施加到垂直 MTJ 堆栈并测量对 WER 的影响。在特定的外部磁场角度下，在低至 10mT 的场下已经观察到写入可靠性的显著降低。

实验结果可以成功地与早期的理论发现联系起来。这些见解将帮助设计人员开发出在实际应用中不易受到角度相关 WER 恶化影响的 MTJ 堆栈。

剩下的一步是证明将优化的 SOT-MRAM 器件与逻辑电路一起集成到大型阵列中的可行性。在 VLSI 2024 上，imec 首次展示了一个功能阵列，该阵列可作为表征各种 SOT-MRAM 配置的平台，这些配置已被证明在设备级别运行良好。该阵列用途更广泛，因为它还可用于表征 STT-MRAM 。

图 4 – SOT CMOS 阵列图像

例如，Imec 已使用阵列来表征通过减小 SOT 轨道尺寸而将其尺寸缩小到极限的 SOT-MRAM 器件。如上所述，这些器件在器件级运行良好，显示出开关能量和耐久性的改善 。器件集成工艺流程规定在形成 MTJ 柱之后对 SOT 轨道进行图案化。在尺寸极其微小的器件中，SOT 轨道宽度减小到柱子的直径，柱子的侧壁很容易在连续的 SOT 图案化步骤中暴露和损坏。Imec 的研究人员提出了一种新颖的集成解决方案来解决该问题。他们表明，使用 SiN 和 AlO x对 MTJ 柱进行双重封装，可以在 SOT 模块工艺步骤期间保护结构，而不会影响关键性能参数，例如阵列级的读取窗口。

图 5 – 垂直 SOT-MRAM 集成的工艺流程，采用双 SiN + AlO x封装

将 MRAM 器件集成到大型阵列中会增加复杂性：所有这些数千甚至数百万个位单元必须对外围电路中统一操作的晶体管做出相同的响应。Imec 目前正在探索使这些器件更不易变的旋钮。

图 6 – 基线（黑色）和极端缩放（红色）SOT-MRAM 设备的 SEM 顶视图和 TEM

结论

SOT-MRAM 器件已被确定为在末级缓存应用中替代 SRAM 的潜在候选器件。Imec 解决了一些剩余的挑战，使该技术更接近实际规格。MTJ 材料堆栈的重新设计使器件级切换更加可靠，并且对外部磁场的影响具有更大的鲁棒性。磁抗扰度的补充研究揭示了如何保护器件免受外部磁场影响的有用见解。最后，功能阵列的演示为工业应用之路树立了里程碑。

https://www.imec-int.com/en/articles/bringing-sot-mram-technology-closer-last-level-cache-memory-specifications

半导体精品公众号推荐

专注半导体领域更多原创内容

关注全球半导体产业动向与趋势

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3982期内容，欢迎关注。

『半导体第一垂直媒体』

实时 专业 原创 深度

公众号ID：icbank

喜欢我们的内容就点“在看”分享给小伙伴哦