芯和代文亮博士：AI时代，要把EDA 这条“脖子”练粗_财经频道

（原标题：芯和代文亮博士：AI时代，要把EDA 这条“脖子”练粗）

随着 AI 模型规模和算力需求指数级跃升，芯片设计体系正在经历一场方法学级别的重构：设计、验证、封装、电源、散热、信号完整性、多物理场耦合——任何一个环节都可能成为瓶颈。EDA的角色，也正在从过去的“设计工具”，升级为 AI算力体系的底层操作系统。那么，在 AI 驱动的新算力周期里，EDA 行业该如何应对新的设计范式？又将如何抓住这场时代转折背后的产业机会？

11月20日，在 ICCAD 2025 展会期间，半导体行业观察来到芯和半导体展台，围绕“后摩尔时代，EDA 如何重塑 AI 算力体系”这一主题，与芯和半导体创始人、总裁代文亮博士进行了深入交流。

您认为，要确保AI算力体系的自主可控，国产EDA目前存在的难点在哪里？

代文亮博士：AI 的基础有三：算力、数据、算法。其中，数据和算法是由各个场景决定的，而算力则跟芯片、整机调度等硬件设施强相关。以前提到AI，我们只需要考虑芯片，遵循摩尔定律即可，但是随着摩尔定律失效，我们就得从系统角度出发。例如存储和计算，现在会采用近存或者存内计算的方法，把计算芯片如GPU和存储芯片通过3D或者2.5D堆叠一起，也就是我们所说的Chiplet架构这就对EDA提出了极高的要求，我们需要考虑从芯片到系统的方方面面，这是对 EDA 来说最大的难点。

我们看到算力架构正从单芯片向多芯粒、超节点方向演进。如何在这种复杂的系统中，保持灵活性、可扩展性与高带宽互联，是所有厂商都在面临的新课题。对EDA而言，Chiplet设计意味着全新的验证和协同流程。EDA工具如何适应“多芯粒、跨工艺、异构封装”的新需求？芯和在这方面有什么样的解决路径？

代文亮博士：关于Chiplet，我们分为两个阶段来看：第一阶段是解决算力，把计算和存储通过中介层集成到一起，这个叫2.5D；第二阶段是Hybrid Bonding，通过 3D堆叠的方式来实现，这主要是针对大算力场景的。而AI真正的应用场景主要是在端侧，这个市场是很大的。我在20日的高峰论坛演讲中有分享“感存算传输”一体化，当你把传感、存储、光电模块、MEMS，RF等器件都集成到一起，他们的工艺、频段、速率都不一样，而在小型化的过程中还要考虑电、热、应力等因素的相互影响，即多物理场协同分析。此外，从芯片到系统，芯片是微纳级的，封装是毫米、厘米级的、PCB板卡是分米级的，最后到机柜是米级的，要做这种跨尺度的仿真分析难度陡增。想要照顾芯片，那scale up之后整机的分析运算规模就特别大，而照顾了整机，芯片的刻画精度又不够。所以作为EDA厂商，一方面我们想探索跨尺度仿真分析的物理机理并加以实现。另一方面，我们希望未来能借助AI主动预测，尤其是在早期架构探索阶段，AI 能快速地进行供电、散热、应力的分析，大幅缩短设计周期。并且，因为AI的训练数据都是工程师们通过大量矩阵运算得到的，是满足物理特性的，所以它能更好地服务我们整个系统架构设计。因此，对Chiplet来说，多物理场仿真也许是将来的一个求解方式。

EDA在支撑从芯粒到系统、从设计到验证的全栈协同时，最大的挑战是什么？芯和有哪些举措？

代文亮博士：在回答这个问题之前，我先讲个恐怖故事。以前业界有一种“超算中心”，很多GPU同时工作，同时分发，同步计算，我们戏称为“走正步”。这些GPU同时耗电，产生极大的电流，这种同频共振对于EDA是巨大的挑战。因为电流一大，阻抗就会大幅波动，而一旦供电跟不上，整个系统就被拉翻了。这个“恐怖故事”在海外很多机房已经发生了，我们公司也有在协助解决这方面的问题。在这种情况下，单芯片搞不定，Chiplet也搞不定，板卡也搞不定，要从整体来考虑。所以真正的系统级仿真跟传统的EDA差别很大。比如我前面提到的多物理场仿真，如果你没有做，后期可能就会出现一系列问题。Chiplet在这方面具备优势，当你把I/O、HBM、硅光这些都做好，再来搭系统，就会考虑地更周全，方案更完备。

从EDA的角度上来讲，我们需要给AI应用提供一个更完善的解决方案。拿AI机柜来说，这里面除了芯片，我们还要考虑很多别的，比如散热，一颗芯片功耗是800 ~ 1000瓦，如果里面有72颗芯片，柜子里会有上千跟线缆，产生的功耗靠风扇、液冷是解决不了的。那怎么办呢？我们把散热器直接放在晶圆上进行散热，后面又把微流道在 interposer里面直接打开，从内部把热带出来，解决了这个问题。

现在我们做的种种努力是为了解决AI硬件碰到的问题，反过来，如果AI硬件做好了，我们希望它可以反哺EDA，从而实现 EDA和AI的双向奔赴。

协同创新与生态共建，如何点燃产业链上下游之间的“芯”火相传，以“算”赢下AI未来的全球竞争力？

代文亮博士：EDA可能是集成电路领域从业人员最少的，同时也是市场占比最小的行业，仅1.3%。然而，EDA就像我们的脖子一样，虽然细但是及其重要，把我们的大脑和心脏有机地连接在一起。我希望借助AI的力量，把我们这个“脖子”稍微练粗一点，让带宽更宽、时延更短！

在技术与产业思路之外，芯和也把这些判断具象成了一整套“看得见、摸得着”的产品与展台设计。随后，芯和半导体副总裁仓巍从展台布局切入，向我们详细介绍了本次展出的关键亮点，进一步诠释“EDA for AI / AI+EDA”这两条主线在产品与方案层面的落地路径。

今年芯和整个展位上“AI味儿”很浓，能否先请您介绍一下，芯和作为一家EDA公司，AI战略主要体现在哪里？

仓巍：芯和今年开启了一个全新战略——为AI而生。在展台的入口处，是一个三维芯片模型，也就是我们常说的Chiplet。如果我们把普通芯片看成是平房，随着产业慢慢进入后摩尔时代，开始采用芯片堆叠的方式，就像盖楼房，在一个限定面积、体积的空间里，放进更多的晶体管，从而实现更高的算力和更强的性能。Chiplet是目前全球AI芯片公司都采用的技术。芯和自2017年开始布局Chiplet技术，经过七八年的锤炼、迭代，已经获得了国内外多家客户的肯定，也收获了行业内多个奖项，例如今年的工博会CIIF大奖，这个奖项有中国工业界奥斯卡之称，也是有史以来，第一家EDA公司获得这个奖项。

我看到这里有两面墙，展示的都是芯和“EDA FOR AI”的解决方案，能给我们简单介绍下吗？

仓巍：我们“为AI而生”战略分成两条线并进，其中一条线就是EDA for AI，即我们如何利用EDA工具赋能一系列的AI硬件产品，从芯片到封装、PCB，再到互连、整机系统，一整个链路的设计和仿真分析。单从AI领域看，我们可以为算力的源头——算力卡提供芯片级的解决方案，为了突破摩尔定律的限制，延续算力的增长，我们通过异构集成、3D IC、2.5D/3D封装、多物理场仿真等方式帮助AI芯片的设计。向上一级，为了应对更多大模型对于算力的需求，行业趋势是用Scale Up的方式将多个算力卡高效互连，从而发挥整个系统的潜能。在这个过程中，高速信号、电源、电-热-应力等会互相干扰，芯和在前期设计阶段就可以提供协同仿真和优化。但纵向互连还远远不够，因此行业里还有更上一级的做法，把算力节点进行横向的拓展（Scale Out），即把多个机柜横向连成一个更大的集群。在这个过程中，多个计算节点连在一起，构建成了超大规模的AI智算系统，也就是我们今天说的AI工厂。就像水、电厂一样，AI工厂未来能把AI算力源源不断地传输到千行百业。在这里面，又会产生非常多新技术，比如大家听到的光电共封CPU、流体力学CFD仿真、PDN集群级的电源分配网络、多物理场深度耦合，这些都是新的挑战和技能。芯和目前在这些方面都做了相应布局，并已经和海内外的客户展开了合作。

展台的另外一面墙上“AI+EDA”写的很醒目，AI大模型、AI智能体与EDA设计工具和设计流程的融合，被认为是新一代EDA的确定方向，能否介绍一下芯和在这块的布局和定位？

仓巍：AI+EDA是我们战略的第二条线。AI大模型、AI智能体这两年确实特别火，给我们每个人工作、生活都带来了效率的提升。EDA作为工具，在设计，尤其是是仿真的过程中，对算力的要求非常高。有一个不算特别严谨的统计：工程师在进行一个项目时，花在设计上和仿真上的时间比大概是一比几十。所以，如果我们能把AI大模型和AI智能体融入到仿真的流程里，就能够大大提高工程师的效率。芯和AI+EDA的策略是提供一个多智能体XAI平台，从建模、设计、仿真、优化等多方面赋能，具备大规模参数空间探索能力，能帮助设计师在多设计变量组合中快速找到最优解，从而推进异构集成系统设计从“规则驱动”向“数据智能驱动”转型。典型的应用包括工艺建模、器件建模、IP建模、仿真和算力的预测、还有智能优化、智能知识库、智能自动化和生成式脚本，基本上覆盖了目前工程师的大部分应用。同时，通过芯和与合作伙伴在Chiplet、先进封装、系统设计等场景中的积极协作，我们的 AI+EDA 工具未来将不断发现、吸收新的知识、参数模式与工程经验，持续学习、迭代，让EDA工具从“被动工具”向“主动协同者”直至“真正的劳动力”进化。我们相信，对AI基础设施企业而言，EDA+AI 会带来更准确的决策、更快的速度、更高的质量、更强的竞争力，而对设计师，EDA+AI 将让他们摆脱重复劳作，将主要精力专注在产品创新。

结论

从“Chiplet + 多物理场 + 系统级协同”到“双轮驱动的 EDA for AI / AI+EDA”，芯和正在给出一个清晰的答案：“AI 时代的 EDA，本质上是一门跨尺度、跨物理、跨系统的“算力工程学”。

未来几年，随着 Chiplet、超节点、AI 工厂等技术加速落地，我们期待看到：更多的国产设计工具走向工程实用；更多的系统级问题在仿真阶段被提前解决；更多的 AI 算力基础设施因 EDA 的进步而更稳定、更强大。而芯和正在成为这场变革的重要推手。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4237期内容，欢迎关注。

加星标第一时间看推送，小号防走丢

求推荐