半导体材料，不容忽视

（原标题：半导体材料，不容忽视）

公众号记得加星标，第一时间看推送不会错过。

半导体行业向3D集成和大尺寸基板的推进，从根本上改变了材料在封装中的作用。曾经起到结构支撑和电绝缘作用的材料，如今已成为限制器件性能的关键因素。

现代封装材料包含的聚合物、粘合剂、先进介电材料、导热材料和复合材料层压板比以往几代产品要多得多。问题在于，其中许多材料过于新颖，尚未积累足够的长期可靠性数据。因此，某些失效模式只有在现场循环或电路板级组装后才会显现。

随着芯片堆叠技术的进步，封装高度不断增加；随着面板级加工技术的进步，封装宽度不断扩大，因此，必须在整个流程中，对具有精确调控特性的材料进行系统性的指定、加工和验证。然而，这些高度专业化的化学体系通常工艺窗口狭窄，且可能与相邻层产生复杂的相互作用。

行业正在通过更严格的工艺控制、系统级材料规范和协同优化策略来应对，将薄膜、界面和沉积方法视为统一的可靠性控制，而不是独立变量。

材料选择范围的扩大也带来了风险。

向三维架构的过渡极大地扩展了先进封装对材料的需求。高频人工智能应用需要具有特定介电常数/损耗角正切值（Dk/Df）的介电材料，而封装级的功率密度正接近千瓦级，这就需要新型的导热界面材料和冷却解决方案。

“我们需要各种新材料，”日月光（ ASE）工程与技术营销高级总监曹立宏表示。“如今，高频人工智能应用中的电气性能很大程度上取决于Dk/Df值。”

随着材料种类的增加，不确定性也随之增加。许多投入生产的新型材料缺乏长期性能数据。它们与基材、再分布层、粘合膜和模塑化合物的相互作用可能会产生前所未见的失效特征，而这些特征也无法进行可靠的建模。

最明显的例子是材料驱动的失效模式，这些失效模式仅在封装步骤完成后才会出现。这些失效模式可能包括粘合力丧失、聚合物固化后松弛、吸湿后溶胀，或粘合层中的材料迁移。它们可能在长期现场使用、反复热循环或与下游工艺（例如板级组装）相互作用后出现。

现代系统的复杂性要求材料具备精确调控的介电性能（用于高频运行）、可控的流动和固化特性（用于先进的粘合技术）以及在大尺寸面板上可预测的热机械应力行为。这些限制往往促使行业采用工艺窗口狭窄的高度专业化化学方法。

曹表示：“如果没有一系列新型材料在整个工艺流程中协同工作，就无法同时满足高功率、高带宽、低延迟和高良率的要求。”

聚合物/玻璃化转变温度漂移和界面老化

当今许多可靠性风险都出现在组装之后，此时聚合物、粘合剂和粘合膜仍在不断变化。固化动力学和固化后松弛会导致收缩和弹性损失。跨越或接近玻璃化转变温度 (Tg) 会加速聚合物和粘合剂的粘弹性蠕变和模量漂移。吸湿会改变体积和表面能。清洗化学品、激光或等离子体处理以及高温会以早期认证无法察觉的方式改变粘合和界面化学性质。在叠层结构中，一个界面上的微小变化可能会传播到整个材料叠层，并在数月后以潜在缺陷的形式出现在现场。

对于先进的粘合方案和面板操作而言，在流程后期才发现界面问题会造成高昂的成本。如果从一开始就将材料作为一个系统而非单个薄膜进行指定，并共同设计其化学性质、清洁性和机械性能，则可靠性会得到提高。

“关键在于在材料选择的早期阶段就与利益相关者合作，以确保材料具备所需的化学和物理特性，”布鲁尔科学公司高级应用工程师阿米特·库马尔表示。“在大多数堆叠特性已经确定之后再对材料进行修改，比构建材料堆叠系统更具挑战性。”

即使化学成分在理论上完全正确，超薄膜仍然对表面条件和局部工艺偏差高度敏感。表面粗糙度、残留污染物和图案相关的形貌都会影响成核、生长模式和应力，从而使原本性能优异的材料超出其安全范围。

“我们对表面成核过程进行了全面的建模。初始表面至关重要，” Lam Research旗下Semiverse Solutions Products的总经理Joseph Ervin表示。“表面的清洁度和轮廓决定了薄膜的沉积方式。这些非常薄的保形薄膜非常敏感，保持其均匀性是一个难题，而我们可以通过建模尽早解决这一问题。”

实际上，腔室温度和初始表面决定了堆叠结构的最初几个埃，进而影响粘附机制、保形性和薄膜应力。加强预清洗、控制原生氧化物再生以及稳定卡盘温度可以拓宽原子层沉积（ALD）和物理沉积步骤的安全窗口。

“我们正在模拟这些因素如何累积应力影响，尤其是在特征层面，”埃尔文说。“局部应力的影响非常重要。我们力求将这些特征的精度提高到埃级。即使是纳米级的偏差也至关重要，因此我们模拟的精度达到了这个水平。”

通过在亚纳米尺度上精确控制成分和厚度，可以拓宽薄膜工艺的宽容度，这有助于稳定界面并减少后续步骤的偏差。当成分和厚度得到严格控制时，整个叠层中的粘附机制和机械平衡将更加可预测。

面板尺度上的翘曲和应力累积

随着材料种类的增多，先进的封装结构如同一个复合材料，存在多种相互竞争的平衡状态。每一层材料都具有各自的热膨胀系数 (CTE)、粘弹性响应、玻璃化转变温度和固化特性。层压和固化过程中会产生残余应力，然后在回流焊过程中重新分布。一旦投入使用，这些应力会在电源循环、环境温度波动和局部温度梯度的影响下持续演变。

大尺寸基板会放大这些效应。边缘和中心区域可能处于不同的应变状态，局部图案密度会影响基板的弯曲和扭曲，而简单的平板模型无法完全捕捉到这些变化。机械稳定性不再是叠层结构的固定属性，而是一个动态变化的目标。

在此过程中，薄膜并非被动的参与者。薄膜的形成本身就是应力的来源，这种应力由微观结构和晶粒演变等内在因素以及温度历史和沉积几何形状等外在因素驱动。晶圆上机械性能中性的薄膜可能会在整个面板上产生可测量的曲率，尤其是在堆叠多个模量不同的薄膜层时。这种机械偏差会进一步影响芯片放置精度、RDL对准精度和混合键合精度。

“在沉积材料时，不可避免地会引入薄膜应力，这会导致衬底翘曲，”冯·阿登公司半导体和精密光学副总裁迈克尔·施耐德表示。“可以通过调整特定的工艺参数或采用不同的溅射功率配置来最大限度地减少这种应力。另一种策略是通过同时在衬底背面进行涂层处理来补偿应力，从而实现几何平衡并减少变形。”

在面板尺度上，补偿成为一个设计变量。涂层可以实现前后平衡。工艺配方可以进行调整，使应力从拉应力转变为压应力。溅射区域的功率分布和固化过程中的温度梯度可以作为控制手段，使堆叠层平整，或至少将变形控制在可接受的范围内，以便进行贴装和粘合。即便如此，组装过程中遗留的残余应力也会在后续阶段显现出来，通常表现为缓慢的应力漂移，而非立即失效。芯片间的倾斜会逐渐变化，中介层过孔开始承受不对称载荷，并且在认证阶段看起来稳固的界面在使用过程中也会逐渐发生变化。

机械变形不仅会影响组装时的良率，还会影响性能和长期可靠性。差动膨胀会改变互连线的几何形状，从而微妙地改变接触机制和寄生参数。即使是微小的弯曲也足以改变走线间距和环路高度，进而影响时序裕量或改变耦合路径。这些都是系统级的行为，与材料堆叠密切相关。

“当两种不同的材料接触时，它们的膨胀系数不同，因此会发生弯曲，” Ansys（现为Synopsys的一部分）产品营销总监Marc Swinnen说道。“这是物理定律，无法避免。但弯曲会产生应力，而这些应力会改变材料的电学参数。”

热梯度是这种演变的主要驱动力。高功率器件很少均匀发热。热点会局部软化聚合物，加速蠕变或应力松弛，而较冷区域则保持相对刚性。实现高密度集成的绝缘材料也会阻碍热流，从而加剧热梯度，导致同一封装内出现力学性能不一致的区域。随着时间的推移，应力场会围绕这些热梯度重新分布，这可能会影响层压路径，或促进原本就强度不足的界面处微裂纹的扩展。

斯温宁补充道：“热流在各个方向上并不相同。散热已成为限制集成密度的主要因素。你可以设计出更紧凑的系统，也可以制造它们，但你却无法冷却它们。”

工程师们通过材料选择和工艺控制相结合的方式来应对这些问题。在材料方面，目标是在保持电气和热性能的同时，尽可能减少最严重的偏差。这包括选择具有兼容的热膨胀系数 (CTE) 和模量的介电材料、模塑化合物、粘合剂和底部填充材料。在工艺方面，应力控制成为关键环节。固化工艺流程经过精心设计，能够在受控条件下跨越玻璃化转变温度。回流焊曲线经过优化，以最大限度地减少最敏感界面处的差异膨胀。布局策略考虑了中心到边缘的弯曲变化。对于薄膜封装，诸如背面平衡或功率重分配等工具侧策略有助于在固有应力传播到封装内部之前将其消除。

随着堆叠高度的增加和面板尺寸的增大，建模和计量技术必须与时俱进，跟上机械性能的变化。在过孔周围、金属边缘或重分布层的拐角处，几何形状会集中应变，从而形成特征级应力热点。这些局部效应会累积成全局变形模式，而这些模式只有在大规模应用中才能显现出来。业界的挑战在于，如何尽早发现封装的机械状态以便及时采取行动，并在产品整个生命周期内，将材料选择、工艺条件和不断变化的应力场联系起来，形成闭环。

库马尔表示：“与标准半导体加工工艺相比，混合键合和面板技术带来了新的挑战。与供应链合作，共同解决材料需求，并根据应用设计材料功能，这将大有裨益。”

热机械耦合和导热界面材料 (TIM)

这些材料挑战在热界面处最为突出，不断上升的功率密度迫使热响应和机械响应耦合在一起。随着功率密度的增加，热点会软化聚合物并降低粘合模量，而较冷的区域则保持相对较高的刚度。这种刚度差异会在每次开关循环中重新分配应力。在三维堆叠结构中，垂直热路径与不同的热膨胀系数 (CTE) 相交，因此您设计的温度场也是您必须控制的应力场。介电层、粘合层、盖层和导热界面的材料选择现在决定了峰值温度和长期机械稳定性。

日月光半导体的曹先生表示：“散热性能需要新型的散热和界面材料。我们目前的目标是3000瓦。我们需要高功率散热材料。对于散热和封装材料，我们也需要控制翘曲。这意味着需要高热膨胀系数、低固化时间的材料。”

导热界面材料（TIM）是这一耦合问题的核心。界面热阻取决于润湿性、空隙倾向和键合层厚度。由于TIM会成为刚性盖板和异质叠层之间的柔性层，这些参数也会影响应力分布。在高功率组件中，较厚的键合层可以降低接触不均匀性，但会增加导热长度。较高的粘度可以减少循环过程中的热泵效应，但如果表面能或平面度不足，则会增加空隙的风险。盖板和芯片背面的金属化叠层决定了高导热TIM能否有效润湿并在回流焊或固化后保持稳定。

“确保导热界面材料（TIM）应用中的空隙最小化至关重要，”安靠科技芯片/FCBGA业务部高级总监Gerard John表示。“空隙会显著阻碍导热，导致热点产生，降低器件可靠性。监测TIM空隙对于工艺优化和器件筛选至关重要。”

介电材料引入了第二个作用力——以及第二个限制因素。从电学角度来看，低介电常数薄膜会降低耦合。从热学角度来看，许多低介电常数材料的导热性较差，会加剧温度梯度并对附近的聚合物造成负载。正是由于这种反馈回路，越来越多的研究项目正在探索能够在不影响电学性能的前提下横向导热的介电配方和插件。

Synopsys公司的研究员 Victor Moroz 表示：“随着器件尺寸从鳍式场效应晶体管 (FinFET) 扩展到环栅 (GAA)，散热路径也会发生变化。在 FinFET 中，热量可以沿着鳍片散失到晶圆上。而对于环栅 (GAA)，尤其是在采用背面供电的情况下，这条散热路径就消失了，因此热量大部分时间都必须通过电介质层散发。虽然存在金属通孔，但其面积占比仅为个位数百分比。如果电介质层能够导热，那就大有裨益了。”

提高可靠性的关键在于控制整个热机械链，而不仅仅是单个环节。在机械方面，工程师可以调整盖板刚度、接触面平整度和预载荷分布，从而使导热界面材料 (TIM) 在循环过程中承受均匀压力并最大限度地减少剪切力。在材料方面，他们可以选择在工作温度附近具有稳定粘度、固化或回流后空洞倾向低且抗渗漏或泵出能力强的 TIM 化学成分。在工艺方面，他们可以设定回流或固化条件，最大限度地减少挥发性物质的残留，控制润湿表面上的氧化物生长，并将大芯片上的键合层厚度控制在较小的范围内。功率分布图可以驱动分区盖板几何形状或局部扩散器，从而使界面设计能够跟踪实际的热量产生，而不是平均值。

“导热界面材料 (TIM) 的选择通常基于器件的功耗图，该图显示了高发热区域，”安靠公司的约翰表示。“通过将 TIM 的特性与这些功耗图相匹配，可以实现最佳的热管理，确保器件高效散热。”

老化机制相互关联。反复的热变化会导致焊料基导热界面材料（TIM）中的金属间化合物粗化，聚合物TIM在跨越玻璃化转变温度时模量发生变化，并在污染物滞留处形成空隙。水分吸收和溶剂残留会削弱温度梯度最大的区域的粘附力。如果不能及早控制表面能和平整度，这些影响会叠加，随着时间的推移，导致结温升高和机械应力增大。

最佳解决方案是将这些变量作为一个系统进行平衡，使导热界面材料 (TIM) 配方、金属化、盖板设计和组装方式与器件的实际功率分布图而非标称规格相匹配。较低的界面热阻可降低峰值温度并减缓附近聚合物的模量漂移。更平坦的温度场可减少差异膨胀并保持接触几何形状。稳定的接触几何形状可维持较低的热阻。

材料-工艺协同优化：原子层沉积薄膜、界面和工艺拐点

先进封装材料可靠性的未来在于将材料和工艺视为一个统一的系统。即使表面看起来符合常规检测标准，也可能存在足够的粗糙度、污染或图案驱动的形貌，从而改变成核、生长模式和薄膜固有应力。在亚纳米尺度上，对于先进封装中使用的阻隔/衬垫和钝化膜而言，腔室温度、气体输送动力学和晶圆局部条件与配方本身一样，都会对最终薄膜产生影响。通过协同优化化学工艺、工艺顺序、设备和计量技术，企业正在拓宽安全工艺窗口。

“我们构建气体输送和等离子体特性的模型，以便了解腔室内、晶圆表面以及结构内部发生的情况，”Lam公司的Ervin说。“通过虚拟方式探索这些空间，我们可以观察沉积过程如何在复杂的3D几何形状中进行。”

在先进封装领域，阻隔层、衬垫层和钝化层对原子层沉积（ALD）工艺的控制要求日益提高。即使厚度或成分仅有±1个单层偏差，也会使界面可靠性面临严峻挑战。封装层面的性能也会受到这些超薄层变异性的影响，因为单层厚度的波动最终会影响设计，进而影响系统性能。正因如此，ALD工艺的重复性和薄膜均匀性如今已成为器件工程师和封装团队的首要关注点。

“主要问题在于各层的一致性和均匀性。原子层沉积（ALD）技术能够实现环绕栅极等技术，”莫罗兹说道。“我认为如果没有ALD技术，这是不可能实现的，因为没有其他技术能够达到如此高的均匀性和一致性。”

界面工程的应用范围不仅限于介电层堆叠，还包括在紧凑几何结构下选择导体，这已成为一个材料和界面问题，直接关系到可靠性。尽可能去除衬垫和阻挡层可以增加金属体积、降低电阻，并减少焦耳热，从而减轻附近聚合物和界面上的热机械应力。在这些尺寸下，薄膜能否干净地成核并均匀生长取决于初始表面。

“表面清洁度和形貌对于超薄膜至关重要。成核、保形性以及最终的可靠性都取决于初始状态，因此我们将设备端策略与仿真相结合，以确保在安全范围内进行操作，”Ervin说道。“我们模拟薄膜在特征尺度上如何产生应力。在这样的尺度下，纳米级的偏差都至关重要，因此我们在调整工艺配方时会明确地模拟这种敏感性。”

这些方法的共同之处在于系统定义。薄膜、界面和导体的设计都以工艺为导向，然后通过原位信号和后处理计量进行验证。当这一流程严谨时，封装工艺从薄膜领域继承的未知因素就会减少，材料可靠性也成为一个可控参数，而不是在验证后期才发现的问题。

结论

在先进封装领域，材料已从辅助角色转变为性能和可靠性的主要驱动因素。向3D集成和大尺寸基板的转变催生了一系列新型聚合物、介电材料、粘合剂和导热界面材料——其中许多缺乏预测现场性能所需的长期可靠性数据。聚合物和粘合膜在组装后仍会持续变化。薄膜应力和成分会影响翘曲和界面稳定性。热梯度直接影响机械性能，因此导热界面材料的选择如今已成为至关重要的系统级决策。

行业的应对措施正逐渐明朗。将材料、工艺和工具视为一个统一的系统。在选择化学试剂时，要充分考虑表面状态和顺序。采用能够在单层尺度上实现成分和厚度控制的沉积方法。选择能够降低发热量并简化应力场的导体和介电材料。利用数据形成闭环，以便及早控制变异性，而不是在后期才发现。

如果行业能够有效执行这一战略，可靠性将不再是一个难以捉摸的目标。封装性能将在更大尺寸的面板和更高的堆叠结构中变得可预测，而曾经的不确定性来源，将成为后续架构中提升良率、性能和寿命的关键因素。

https://semiengineering.com/reliability-risks-shift-to-the-materials-stack/

（来源：编译自semiengineering）

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4262期内容，欢迎关注。

加星标第一时间看推送，小号防走丢

求推荐